Arquitecturas Avanzadas y de Propósito Específico
(Curso Académico 2022 - 2023)
Mostrar Todo


Nota informativa: Atendiendo a la normativa de Protección de Datos y propiedad intelectual en la que se limita la publicación de imágenes de terceras personas sin su consentimiento, aquellos que difundan grabaciones de las sesiones de clase sin previo consentimiento de las personas implicadas, serán responsables ante la ley del uso prohibido de las citadas grabaciones.



1. Datos descriptivos de la asignatura
  • Código: 139264212
  • Centro: Escuela Superior de Ingeniería y Tecnología
  • Lugar de impartición: Escuela Superior de Ingeniería y Tecnología
  • Titulación: Grado en Ingeniería Informática
  • Plan de Estudios: 2010 (publicado en 21-03-2011)
  • Rama de conocimiento: Ingeniería y Arquitectura
  • Itinerario/Intensificación: Ingeniería de Computadores
  • Departamento/s:
  • Área/s de conocimiento:
    • Arquitectura y Tecnología de Computadores
    • Ingeniería de Sistemas y Automática
  • Curso: 4
  • Carácter: Obligatoria
  • Duración: Primer cuatrimestre
  • Créditos ECTS: 6,0
  • Modalidad de impartición: Presencial
  • Horario: Ver horario
  • Dirección web de la asignatura: Ver web de la asignatura
  • Idioma: Español e Inglés
2. Requisitos para cursar la asignatura
No existen requisitos para cursar la asignatura
3. Profesorado que imparte la asignatura

Profesor/a Coordinador/a: JOSE DEMETRIO PIÑEIRO VERA

General:
Nombre:
JOSE DEMETRIO
Apellido:
PIÑEIRO VERA
Departamento:
Ingeniería Informática y de Sistemas
Área de conocimiento:
Ingeniería de Sistemas y Automática
Grupo:
Mañana (único)
Contacto:
Teléfono 1:
922318278
Teléfono 2:
Correo electrónico:
jpineiro@ull.es
Correo alternativo:
jpineiro@ull.edu.es
Tutorías primer cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
Todo el cuatrimestre Lunes 13:00 15:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Todo el cuatrimestre Martes 13:00 15:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Todo el cuatrimestre Viernes 11:30 13:30 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Observaciones: Las tutorías podrán ser en línea. En este caso se llevarán a cabo mediante alguna de las herramientas institucionales disponibles para ello, preferentemente Google Meet, con la dirección de correo xxxx@ull.edu.es. Se recomienda concertar cita (especificando si se desea presencial o en línea) mediante el enlace incluido en el campus virtual de la asignatura.
Tutorías segundo cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
Todo el cuatrimestre Martes 13:00 15:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Todo el cuatrimestre Miércoles 13:00 15:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Todo el cuatrimestre Jueves 11:30 13:30 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.007
Observaciones: Las tutorías podrán ser en línea. En este caso se llevarán a cabo mediante alguna de las herramientas institucionales disponibles para ello, preferentemente Google Meet, con la dirección de correo xxxx@ull.edu.es. Se recomienda concertar cita (especificando si se desea presencial o en línea) mediante el enlace incluido en el campus virtual de la asignatura.
General:
Nombre:
SERGIO
Apellido:
DÍAZ GONZÁLEZ
Departamento:
Ingeniería Informática y de Sistemas
Área de conocimiento:
Ingeniería de Sistemas y Automática
Grupo:
Mañana (único)
Contacto:
Teléfono 1:
Teléfono 2:
Correo electrónico:
sdiazgon@ull.es
Correo alternativo:
Tutorías primer cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
Todo el cuatrimestre Jueves 15:00 18:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.006
Todo el cuatrimestre Viernes 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.006
Observaciones:
Tutorías segundo cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
Todo el cuatrimestre Jueves 15:00 18:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.006
Todo el cuatrimestre Viernes 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.006
Observaciones:
General:
Nombre:
RAFAEL
Apellido:
ARNAY DEL ARCO
Departamento:
Ingeniería Informática y de Sistemas
Área de conocimiento:
Arquitectura y Tecnología de Computadores
Grupo:
Mañana (único)
Contacto:
Teléfono 1:
922316502 - Ext. 6923
Teléfono 2:
Correo electrónico:
rarnayde@ull.es
Correo alternativo:
Tutorías primer cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
26-09-2021 29-10-2021 Miércoles 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
26-09-2021 29-10-2021 Jueves 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
01-11-2021 21-01-2022 Lunes 09:00 12:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
01-11-2021 21-01-2022 Martes 09:00 12:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
Observaciones: Observaciones: Se pueden concertar citas presenciales y por videoconferencia. Se recomienda concertar cita a través del mail rarnayde@ull.edu.es
Tutorías segundo cuatrimestre:
DesdeHastaDíaHora incialHora finalLocalizaciónPlantaDespacho
Todo el cuatrimestre Lunes 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
Todo el cuatrimestre Miércoles 11:00 14:00 Escuela Superior de Ingeniería y Tecnología - Módulo A - AN.4A ESIT 3 P3.010
Observaciones: Observaciones: Se pueden concertar citas presenciales y por videoconferencia. Se recomienda concertar cita a través del mail rarnayde@ull.edu.es
4. Contextualización de la asignatura en el plan de estudio
  • Bloque formativo al que pertenece la asignatura: Itinerario 2: Ingeniería de Computadores
  • Perfil profesional: Ingeniero Técnico en Informática
5. Competencias

Tecnología Específica / Itinerario: Ingeniería de Computadores

  • C31 - Capacidad de diseñar y construir sistemas digitales, incluyendo computadores, sistemas basados en microprocesador y sistemas de comunicaciones.
  • C32 - Capacidad de desarrollar procesadores específicos y sistemas empotrados, así como desarrollar y optimizar el software de dichos sistemas.
  • C33 - Capacidad de analizar y evaluar arquitecturas de computadores, incluyendo plataformas paralelas y distribuidas, así como desarrollar y optimizar software de para las mismas.
  • C37 - Capacidad para analizar, evaluar, seleccionar y configurar plataformas hardware para el desarrollo y ejecución de aplicaciones y servicios informáticos.

Competencias Generales

  • CG4 - Capacidad para definir, evaluar y seleccionar plataformas hardware y software para el desarrollo y la ejecución de sistemas, servicios y aplicaciones informáticas, de acuerdo con los conocimientos adquiridos según lo establecido en el apartado 5 de este anexo.
  • CG6 - Capacidad para concebir y desarrollar sistemas o arquitecturas informáticas centralizadas o distribuidas integrando hardware, software y redes de acuerdo con los conocimientos adquiridos según lo establecido en el apartado 5 de este anexo.

Transversales

  • T1 - Capacidad de actuar autónomamente.
  • T2 - Tener iniciativa y ser resolutivo.
  • T3 - Tener iniciativa para aportar y/o evaluar soluciones alternativas o novedosas a los problemas, demostrando flexibilidad y profesionalidad a la hora de considerar distintos criterios de evaluación.
  • T7 - Capacidad de comunicación efectiva (en expresión y comprensión) oral y escrita, con especial énfasis en la redacción de documentación técnica.
  • T9 - Capacidad para argumentar y justificar lógicamente las decisiones tomadas y las opiniones.
  • T10 - Capacidad de integrarse rápidamente y trabajar eficientemente en equipos unidisciplinares y de colaborar en un entorno multidisciplinar.
  • T12 - Capacidad de relación interpersonal.
  • T13 - Capacidad para encontrar, relacionar y estructurar información proveniente de diversas fuentes y de integrar ideas y conocimientos.
  • T14 - Poseer las habilidades de aprendizaje necesarias para emprender estudios posteriores o mejorar su formación con un cierto grado de autonomía.
  • T15 - Capacidad de tomar decisiones basadas en criterios objetivos (datos experimentales, científicos o de simulación disponibles).
  • T16 - Capacidad de planificación y organización del trabajo personal.
  • T19 - Capacidad de adaptación a los cambios organizativos o tecnológicos.
  • T20 - Capacidad de trabajar en situaciones de falta de información y/o con restricciones temporales y/o de recursos.
  • T22 - Capacidad para resolver problemas dentro de su área de estudio.
  • T23 - Capacidad de abstracción: capacidad de crear y utilizar modelos que reflejen situaciones reales.
  • T25 - Capacidad de análisis, síntesis y evaluación.

Módulo Arquitectura y Tecnología de Computadores

  • E7 - Medir, analizar y comparar el rendimiento de arquitecturas de computadores.
  • E8 - Analizar y evaluar modelos, algoritmos, sistemas y protocolos en los ámbitos de la arquitectura de computadores.
  • E9 - Formular, diseñar y desarrollar productos tecnológicos en los ámbitos de la arquitectura de computadores.
  • E10 - Conocer, comprender y comprar los mecanismos de aumento de prestaciones en arquitectura de computadores: segmentación, paralelismo a nivel de instrucción (ILP), paralelismo a nivel de hilo (TLP)…
  • E11 - Construir, diseñar y analizar sistemas de memoria avanzados en un computador.
  • E12 - Comprender el funcionamiento de los dispositivos de almacenamiento secundario.
  • E13 - Construir, diseñar y analizar las redes de interconexión entre procesadores.
  • E14 - Conocer arquitecturas de uso específico: DSPs, GPUs, vectoriales…
  • E15 - Comprender y saber desarrollar para una arquitectura actual.
6. Contenidos de la asignatura

Contenidos teóricos y prácticos de la asignatura

Módulo I: Multiprocesadores y Paralelismo a Nivel de Hilo
- Profesor: Rafael Arnay del Arco
- Temas (epígrafes)
1. Multithreading, simultaneous multithreading y otras implementaciones del paralelismo a nivel de hilo
2. Las arquitecturas multinúcleo y multiprocesador

Módulo II: Redes de Interconexión
- Profesor: Rafael Arnay del Arco
- Temas (epígrafes)
3. Buses
4. Redes directas, redes multietapa y redes híbridas. Buses múltiples
5. Los problemas de sincronización y de consistencia de memoria

Módulo III: Arquitecturas Específicas
- Profesor: Rafael Arnay del Arco / Sergio Díaz González / José Demetrio Piñeiro Vera
- Temas (epígrafes)
6. Procesadores Vectoriales
7. Procesadores Digitales de Señal: DSPs
8. Procesadores Gráficos: GPUs

Módulo IV: Programación de bajo nivel para máquinas comerciales
- Profesor: Rafael Arnay del Arco / Sergio Díaz González / José Demetrio Piñeiro Vera
- Temas (epígrafes)
9. Estudio del Rendimiento

Cada uno de los módulos posee contenido práctico y de problemas asociado. Este se detalla más abajo en el cronograma de la asignatura 

Actividades a desarrollar en otro idioma

- Temas (epígrafes): Todos
Como se aprecia más abajo, la especialización de la asignatura hace que toda la bibliografía recomendada esté en inglés. A esto hay que sumar manuales y documentación técnica que también sólo se encuentran en inglés. Por ello, casi cualquier actividad práctica, de resolución de problemas o simplemente que implique consulta de la bibliografía requiere trabajo de comprensión del inglés escrito.
7. Metodología y volumen de trabajo del estudiante

Descripción

La asignatura se desarrolla fundamentalmente en base a clases teórico-prácticas, realización de trabajos sobre diferentes aspectos del temario y su defensa. Se realizarán también prácticas de laboratorio sobre varios temas como se detalla en el cronograma

Actividades formativas en créditos ECTS, su metodología de enseñanza-aprendizaje y su relación con las competencias que debe adquirir el estudiante

Actividades formativas Horas presenciales Horas de trabajo autónomo Total horas Relación con competencias
Clases teóricas 18,00 0,00 18,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T23], [T22], [T15], [T14], [C37], [C33], [C32], [C31]
Clases prácticas (aula / sala de demostraciones / prácticas laboratorio) 25,00 0,00 25,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T22], [T20], [T15], [T2], [CG6], [CG4], [C37], [C33], [C32], [C31]
Realización de seminarios u otras actividades complementarias 5,00 10,00 15,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T23], [T22], [T19], [T16], [T14], [T13], [T9], [T3], [T2], [C37], [C33], [C32], [C31]
Realización de trabajos (individual/grupal) 0,00 45,00 45,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T22], [T20], [T16], [T15], [T13], [T9], [T7], [T3], [T2], [CG6], [CG4], [C37], [C33], [C32], [C31]
Estudio/preparación de clases teóricas 0,00 10,00 10,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T14], [T13], [T1], [C37], [C33], [C32], [C31]
Realización de exámenes 3,00 0,00 3,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T22], [T3], [C37], [C33], [C32], [C31]
Asistencia a tutorías 6,00 0,00 6,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T13], [T12], [T10], [T1], [C37], [C33], [C32], [C31]
Estudio autónomo individual o en grupo 0,00 25,00 25,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T23], [T22], [T20], [T19], [T16], [T15], [T14], [T13], [T12], [T10], [T9], [T7], [T3], [T2], [T1], [C37], [C33], [C32], [C31]
Exposición oral por parte del alumno 3,00 0,00 3,0 [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T9], [T2], [C37], [C33], [C32], [C31]
Total horas
Total ECTS
8. Bibliografía / Recursos

Bibliografía básica

-D.A. Patterson, J.L. Hennessy "Computer Architecture. A Quantitative Approach" Fourth & Fifth Editions. Morgan Kaufmann. 2007, 2011.
-D.E. Culler, J.Pal Singh, A.Gupta "Parallel Computer Architecture". Morgan Kaufmann. 1999.
-J. Duato, S. Yalamanchili , L.Ni  "Interconection Networks". IEEE Computer Society 1997.

Bibliografía complementaria

-J. Flich, D. Bertozzi (Eds.) “Designing Network on-chip Architectures in the Nanoescale Era” Chapman & Hall/CRC 2011

Otros recursos

Se dispondrá de documentación y tutoriales de las herramientas a emplear en las prácticas en clase/laboratorio.
Materiales didácticos como artículos y tutoriales sobre temas específicos.
9. Sistema de evaluación y calificación

Descripción

La Evaluación de la asignatura se rige por el Reglamento de Evaluación y Calificación (REC) de la Universidad de La Laguna (Boletín Oficial de la Universidad de La Laguna de 23 de junio de 2022), o el que la Universidad tenga vigente, además de por lo establecido en la Memoria de Verificación o Modificación vigente. En virtud de dicho reglamento, todo el alumnado está sujeto a evaluación continua en la primera convocatoria de la asignatura, salvo el que se acoja a la evaluación única, lo que tendrá que ser comunicado por el propio alumnado en el plazo de un mes a partir del inicio del cuatrimestre correspondiente (ver art. 5.4 del REC), o transcurrido ese mes solo por circunstancias sobrevenidas (ver art. 5.5 del REC).

Evaluación continua
La evaluación continua se divide en dos contribuciones (C) y (A):
La primera (C) está dedicada a evaluar los contenidos pertenecientes a los tres bloques principales de trabajo de la asignatura:
  • Paralelismo a Nivel de Hilo y Redes de Interconexión (B1)
  • Arquitectura del DSP (B2)
  • Arquitectura de GPU (B3)
Esta parte consta de varias pruebas de evaluación con un total de ponderación del 80% de la nota global.
La segunda contribución (A) evalúa la asistencia y participación regular a todas las actividades de la asignatura y tiene una ponderación del 20% de la nota global. Esta parte se evalúa como la media de la asistencia y participación en los tres bloques.

La evaluación de los contenidos (C) de los bloques se compone de la lista siguiente de actividades evaluativas. Se incluye el nombre abreviado, descripción, la ponderación global de cada una y los tipos de prueba (según la Memoria de Modificación vigente de 2015) a los que se asocia:
  • B1: Realización de trabajo sobre contenido del Bloque 1 y su defensa/exposición (20%)
    • Tipo: “Realización de trabajos y su defensa y/o exposición"
  • B2_1_I: Informe sobre un caso de aplicación de DSP (5%)
    • Tipo: “Elaboración de informes”
  • B2_1_R: Realización del caso de aplicación de DSP en clase y su exposición (7,5%)
    • Tipo: “Realización de trabajos y su defensa y/o exposición” y “Valoración de las actividades prácticas en el laboratorio”
  • B2_2_I: Informe sobre Diseño de Filtro con DSP (2,5%)
    • Tipo:  “Elaboración de informes”
  • B2_2_R: Realización e implementación del Diseño de Filtro con DSP (15%)
    • Tipo: “Realización de trabajos y su defensa y/o exposición” y “Valoración de las actividades prácticas en el laboratorio”
  • B3_I: Informe sobre Proyecto de implementación/optimización con GPU (2,5%)
    • Tipo: “Elaboración de informes”
  • B3_R: Realización del Proyecto de implementación/optimización con GPU (27,5%)
    • Tipo: “Realización de trabajos y su defensa y/o exposición” y “Valoración de las actividades prácticas en el laboratorio”
En los entregables de las pruebas anteriores, una sección deberá ser preparada en inglés (resumen, conclusión, …) para la evaluación de las competencias relativas a esta lengua y su ponderación estará integrada en la ponderación global de cada una.

Se entenderá agotada la convocatoria (y por tanto, se recibirá una nota diferente de No Presentado) cuando la suma de las ponderaciones de las pruebas anteriores realizadas supere el 50%. Si esto no se cumple, la nota final será de No Presentado.

Para superar la asignatura será obligatorio haber presentado y aprobado todas las pruebas anteriores. En este caso, la nota final que integra las pruebas anteriores y la evaluación de asistencia y participación es

F = 0,2*B1 + 0,05*B2_1_I + 0,075*B2_1_R + 0,025*B2_2_I + 0,15*B2_2_R + 0,025*B3_I + 0,275*B3_R + 0,2*A

Si no se cumple la condición anterior (alguna parte no presentada o suspendida, pero presentadas suficientes como para considerar agotada la convocatoria), la nota final será la menor de entre:
  • 4,5
  • F obtenido de la expresión anterior
Evaluación única
En los supuestos que contempla el Reglamento de Evaluación de la ULL, se aplicará la evaluación única a la asignatura, de la forma descrita a continuación.

Todas las pruebas superadas durante la evaluación continua se conservarán en la evaluación única. En el caso de no tener superada la prueba de defensa del trabajo del Bloque 1, ésta se sustituirá por una prueba de evaluación objetiva (examen sobre los contenidos del bloque) B1_E.
En el resto de bloques, en la evaluación única se pedirán las mismas pruebas que en la continua, con la siguiente salvedad: de las pruebas no presentadas o no superadas que impliquen evaluación del trabajo realizado durante las clases o de la defensa/exposición en clase, se trasladará la ponderación de esa evaluación a la ponderación de la parte entregable de la misma prueba, de forma que no se modifique la ponderación global de la prueba respecto al valor que tenía en evaluación continua.

La ponderación de la “Asistencia y participación activa” (20%) de la evaluación continua se elimina, pasando su valor a incrementar la ponderación de las pruebas con entregable u objetiva de cada Bloque. Se repartirá su ponderación incrementando las de las pruebas que llevan realización y entrega (B1, B2_1_R, B2_2_R y B3_R) equitativamente en los tres bloques (20% / 3 bloques = 6,67% en cada bloque). En el supuesto de que las pruebas hayan sido presentadas, y con las consideraciones anteriores, la nota final de la evaluación única queda de la siguiente forma:

F = (0,2+0,067)*B1_E + 0,05*B2_1_I + (0,075+0,067/2)*B2_1_R + 0,025*B2_2_I + (0,15+0,067/2)*B2_2_R + 0,025*B3_I + (0,275+0,067)*B3_R =

= 0,267*B1_E + 0,05*B2_1_I + 0,108*B2_1_R + 0,025*B2_2_I + 0,183*B2_2_R + 0,025*B3_I + 0,342*B3_R

Si falta alguna parte por presentar, pero las presentadas son suficientes como para agotar la convocatoria (con el mismo criterio que en la continua) la nota final en la evaluación única será la menor de entre 
  • 4,5
  • F obtenido de la expresión anterior

En lo no indicado explícitamente en esta guía, se actuará según lo indicado en el Reglamento de Evaluación y Calificación de la Universidad de La Laguna (Boletín Oficial de la Universidad de La Laguna de 23 de junio de 2022), o el que la Universidad tenga vigente, además de por lo establecido en la Memoria de Verificación o Modificación vigente. 
 

Estrategia Evaluativa

Tipo de prueba Competencias Criterios Ponderación
Trabajos y proyectos [C31], [C32], [C33], [C37], [CG4], [CG6], [T1], [T2], [T3], [T7], [T9], [T10], [T12], [T13], [T14], [T15], [T16], [T19], [T20], [T22], [T23], [T25], [E7], [E8], [E9], [E10], [E11], [E12], [E13], [E14], [E15] - Adecuación a lo solicitado.
- Nivel de Conocimientos adquiridos.
- Concreción en la redacción/exposición
0,00 %
Informes memorias de prácticas [C31], [C32], [C33], [C37], [CG4], [CG6], [T1], [T2], [T3], [T7], [T9], [T10], [T12], [T13], [T14], [T15], [T16], [T19], [T20], [T22], [T23], [T25], [E7], [E8], [E9], [E10], [E11], [E12], [E13], [E14], [E15] - Adecuación a lo solicitado.
- Concreción en la redacción.
0,00 %
Valoración de las actividades prácticas en el laboratorio [C31], [C32], [C33], [C37], [CG4], [CG6], [T1], [T2], [T3], [T7], [T9], [T10], [T12], [T13], [T14], [T15], [T16], [T19], [T20], [T22], [T23], [T25], [E7], [E8], [E9], [E10], [E11], [E12], [E13], [E14], [E15] - Nivel de Conocimientos demostrado
- Consecución de Objetivos
- Prestaciones de los diseños
20,00 %
Asistencia y participación regular a todas las actividades de la asignatura [C31], [C32], [C33], [C37], [T1], [T2], [T3], [T7], [T9], [T10], [T12], [T13], [T14], [T15], [T16], [T19], [T20], [T22], [T23], [T25], [E7], [E8], [E9], [E10], [E11], [E12], [E13], [E14], [E15] - Asistencia Activa e interés demostrado
- Calidad e interés de las intervenciones
20,00 %
Realización de trabajos y su defensa y/o exposición [E15], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T23], [T22], [T20], [T19], [T16], [T15], [T14], [T13], [T12], [T10], [T9], [T7], [T3], [T2], [T1], [CG6], [CG4], [C37], [C33], [C32], [C31] - Adecuación a lo solicitado.
- Nivel de Conocimientos adquiridos.
- Concreción en la redacción/exposición
50,00 %
Elaboración de informes [E15], [E14], [E13], [E12], [E11], [E10], [E9], [E8], [E7], [T25], [T23], [T22], [T20], [T19], [T16], [T15], [T14], [T13], [T12], [T10], [T9], [T7], [T3], [T2], [T1], [CG6], [CG4], [C37], [C33], [C32], [C31] - Adecuación a lo solicitado.
- Concreción en la redacción.
10,00 %
10. Resultados de Aprendizaje
Describir con precisión las características y evaluar las prestaciones de las arquitecturas que implementan paralelismo a nivel de hilo de ejecución, así como las de múltiples núcleos/procesadores
Describir con precisión las características y evaluar las prestaciones de las redes de interconexión, así como los problemas asociados de la sincronización y consistencia de memoria
Describir las características y evaluar prestaciones de arquitecturas de propósito específico, en especial procesadores vectoriales, procesadores de señal digitales y procesadores gráficos
Desarrollar programas para arquitecturas específicas aprovechando sus características, en especial procesadores de señal digitales y procesadores gráficos
11. Cronograma / calendario de la asignatura

Descripción

El cronograma se ha pensado para una carga de trabajo más o menos uniforme en el semestre. El último segmento del curso dedicado a evaluación constará de las últimas entregas y presentaciones de trabajos pendientes. La distribución de los temas por semana es orientativa, puede sufrir cambios según las necesidades de organización docente.

Primer cuatrimestre

Semana Temas Actividades de enseñanza aprendizaje Horas de trabajo presencial Horas de trabajo autónomo Total
Semana 1: 1 Clases magistrales y de problemas. Estudio teórico/problemas. 4.00 4.00 8.00
Semana 2: 2 Clases magistrales y de problemas. Resolución de casos concretos en clase. 4.00 4.00 8.00
Semana 3: 3 Clases magistrales y de problemas, Estudio teórico/problemas 4.00 4.00 8.00
Semana 4: 4 Clases magistrales y de problemas. Resolución de casos concretos en clase. Prácticas de estructuras de red de interconexión. 4.00 6.00 10.00
Semana 5: 5 Clases magistrales y de problemas, Estudio teórico/problemas. Presentación de Trabajos 4.00 6.00 10.00
Semana 6: 6 Clases magistrales y de problemas, Estudio teórico/problemas. Resolución de casos concretos en clase. 4.00 6.00 10.00
Semana 7: 6 Clases magistrales y de problemas. Resolución de casos concretos en clase. Explicación prueba B2_1 4.00 6.00 10.00
Semana 8: 6 Clases magistrales y de problemas. Resolución de casos concretos en clase. 4.00 6.00 10.00
Semana 9: 6 Resolución de casos concretos en clase. Inicio práctica de DSPs prueba B2_2. Exposiciones prueba B2_1. 4.00 6.00 10.00
Semana 10: 6 Resolución de casos concretos en clase. Prácticas de DSPs 4.00 6.00 10.00
Semana 11: 7 Clases magistrales y de problemas. Resolución de casos concretos en clase 4.00 6.00 10.00
Semana 12: 7 Clases magistrales y de problemas. Resolución de casos concretos en clase. 4.00 6.00 10.00
Semana 13: 7 Resolución de casos concretos en clase. Prácticas de GPUs. Comienzo Proyecto GPU 4.00 6.00 10.00
Semana 14: 7, 8 Resolución de casos concretos en clase. Trabajo Proyecto GPUs. Clases magistrales y de problemas 4.00 6.00 10.00
Semana 15:
Semanas 15 a 16:
Evaluación
Evaluación y trabajo autónomo del alumno para la preparación de la evaluación
Presentación de Entregables
4.00 12.00 16.00
Semana 16 a 18: 0.00 0.00 0.00
Total 60.00 90.00 150.00
Fecha de última modificación: 13-07-2022
Fecha de aprobación: 15-07-2022