Contenidos teóricos y prácticos de la asignatura
Profesor/a: Dr. Pedro A. Hernández Leal
Temas (epígrafes)
1. REPRESENTACIÓN DE NÚMEROS
Sistemas de numeración. Sistema binario. Cambios de base. Bases octal y hexadecimal. Representación en magnitud y signo. Representación en complemento a uno. Representación en complemento a dos. Punto fijo y punto flotante.
2. CODIFICACIÓN
Códigos numéricos (BCD, 4221, EXCESO-3, GRAY). Códigos alfanuméricos (ASCII, EBCDIC)
Código 7-segmentos. Código de barras. Códigos detectores de error (Paridad simple, 2 de cada 5). Códigos detectores y correctores de error: código de Hamming.
3. ÁLGEBRA DE BOOLE.
Postulados y teoremas fundamentales. Operadores lógicos. Funciones booleanas o de conmutación. Simplificación algebraica de funciones. Síntesis de funciones con lógica NAND y NOR.
4. SISTEMAS COMBINACIONALES.
Representación mediante formas canónicas: minterm y maxterm. Funciones booleanas simples y múltiples. Funciones con términos redundantes. Métodos de minimización: Karnaugh
5. DISEÑO CON MÓDULOS ESTÁNDAR
Multiplexores (MUX). Redes de MUX. Implementación de funciones con MUX. Demultiplexores (DMUX). Codificadores binarios (COD). Codificador de prioridad. Redes de codificadores de prioridad. Decodificadores binarios (DEC). Redes de decodificadores: Decodificación coincidente y en árbol.
6. DISEÑO DE FUNCIONES BOOLEANAS CON FPGA.
FPGA. Memorias ROM. Ventajas e inconvenientes del diseño con ROM. Array lógico programable (PLA). Ventajas e inconvenientes del diseño con PLA.
7. UNIDAD ARITMÉTICO-LÓGICA (ALU)
Semisumadores y semirestadores. Circuito sumador completo (F-A) y restador completo (F-R).
Circuito de complemento a uno y de complemento a dos. Suma en el sistema de Ca1. Suma en el sistema de Ca2. Sumador restador paralelo con arrastre de carry. Overflow. Sumador paralelo con carry en paralelo. Bloques CLA y BCLA. Conexión en cascada de bloques CLA y BCLA. Multiplicación y división binaria. Unidad Aritmético-Lógica.
8. INTRODUCCIÓN A LOS SISTEMAS SECUENCIALES.
Definición y clasificación de los sistemas secuenciales. Elementos de memoria (biestables): definición y clasificación (T, R-S, J-K, D). Tiempos en una red secuencial síncrona. Biestables Maestro-esclavo. Registros de desplazamiento. Registros de carga paralela. Operaciones con registros.
9. SISTEMAS SECUENCIALES AUTÓNOMOS.
Análisis de sistemas secuenciales autónomos. Síntesis de sistemas secuenciales autónomos: contadores. Método de los estados. Método algebraico.
10. SISTEMAS SECUENCIALES GENERALIZADOS.
Análisis de sistemas secuenciales generalizados síncronos. Síntesis de sistemas secuenciales generalizados síncronos. Relaciones de equivalencia entre estados. Teoremas. Método de Huffman- Mealy. Asignacion de estados. Tabla de transición. Ecuaciones de entrada a los biestables. Composición de sistemas secuenciales generalizados. Composición en serie. Composición en paralelo.
Temas (epígrafes)
1. REPRESENTACIÓN DE NÚMEROS
Sistemas de numeración. Sistema binario. Cambios de base. Bases octal y hexadecimal. Representación en magnitud y signo. Representación en complemento a uno. Representación en complemento a dos. Punto fijo y punto flotante.
2. CODIFICACIÓN
Códigos numéricos (BCD, 4221, EXCESO-3, GRAY). Códigos alfanuméricos (ASCII, EBCDIC)
Código 7-segmentos. Código de barras. Códigos detectores de error (Paridad simple, 2 de cada 5). Códigos detectores y correctores de error: código de Hamming.
3. ÁLGEBRA DE BOOLE.
Postulados y teoremas fundamentales. Operadores lógicos. Funciones booleanas o de conmutación. Simplificación algebraica de funciones. Síntesis de funciones con lógica NAND y NOR.
4. SISTEMAS COMBINACIONALES.
Representación mediante formas canónicas: minterm y maxterm. Funciones booleanas simples y múltiples. Funciones con términos redundantes. Métodos de minimización: Karnaugh
5. DISEÑO CON MÓDULOS ESTÁNDAR
Multiplexores (MUX). Redes de MUX. Implementación de funciones con MUX. Demultiplexores (DMUX). Codificadores binarios (COD). Codificador de prioridad. Redes de codificadores de prioridad. Decodificadores binarios (DEC). Redes de decodificadores: Decodificación coincidente y en árbol.
6. DISEÑO DE FUNCIONES BOOLEANAS CON FPGA.
FPGA. Memorias ROM. Ventajas e inconvenientes del diseño con ROM. Array lógico programable (PLA). Ventajas e inconvenientes del diseño con PLA.
7. UNIDAD ARITMÉTICO-LÓGICA (ALU)
Semisumadores y semirestadores. Circuito sumador completo (F-A) y restador completo (F-R).
Circuito de complemento a uno y de complemento a dos. Suma en el sistema de Ca1. Suma en el sistema de Ca2. Sumador restador paralelo con arrastre de carry. Overflow. Sumador paralelo con carry en paralelo. Bloques CLA y BCLA. Conexión en cascada de bloques CLA y BCLA. Multiplicación y división binaria. Unidad Aritmético-Lógica.
8. INTRODUCCIÓN A LOS SISTEMAS SECUENCIALES.
Definición y clasificación de los sistemas secuenciales. Elementos de memoria (biestables): definición y clasificación (T, R-S, J-K, D). Tiempos en una red secuencial síncrona. Biestables Maestro-esclavo. Registros de desplazamiento. Registros de carga paralela. Operaciones con registros.
9. SISTEMAS SECUENCIALES AUTÓNOMOS.
Análisis de sistemas secuenciales autónomos. Síntesis de sistemas secuenciales autónomos: contadores. Método de los estados. Método algebraico.
10. SISTEMAS SECUENCIALES GENERALIZADOS.
Análisis de sistemas secuenciales generalizados síncronos. Síntesis de sistemas secuenciales generalizados síncronos. Relaciones de equivalencia entre estados. Teoremas. Método de Huffman- Mealy. Asignacion de estados. Tabla de transición. Ecuaciones de entrada a los biestables. Composición de sistemas secuenciales generalizados. Composición en serie. Composición en paralelo.
Actividades a desarrollar en otro idioma
El tema 5 de Diseño con módulos estándar MSI, se impartirá íntegramente en idioma inglés